티거비틀, 정적 할당·제로카피로 초저지연 구현

TigerBeetle Core System Architecture: Deconstructing Performance Engineering

티거비틀(TigerBeetle)은 금융 원장 전용 데이터베이스로, 런타임 동적 메모리 할당을 제거하고 직접 I/O와 io_uring을 활용한 제로카피 경로를 통해 수십만 TPS와 서브밀리초 꼬리 지연 시간을 달성한다. 단일 스레드 실행 루프와 Viewstamped Replication(VSR) 합의로 동시성 제어를 단순화했으며, 128바이트 고정 크기 구조체로 캐시 지역성을 극대화했다. 정적 할당은 메모리 단편화와 OOM 위험을 없애지만, 최대 연결 수와 배치 크기를 시작 시점에 고정해야 하는 제약이 따른다. 저자는 이러한 설계가 예측 가능성과 안전성이 탄력적 확장보다 중요한 금융 시스템에 적합하다고 평가한다.