FPGAでVGAドライバを自作、画面に映ったのは「ビーバーオレンジ」
Making a VGA Driver in SystemVerilog
大学のDigital Logic Design Labで、DE10-liteの50MHzクロックを分周して25MHzのVGA信号を作り、HSync/VSyncのカウンタで640×480の表示タイミングを制御。タイミング調整には10時間以上を費やした。後半はROMに画像を読み込み、Asterixを表示。透明度処理では乗算のコストを避けるビットシフトの工夫も試し、最終的には正確なalpha compositingを実装した。
この時点で、タイミングを正しくするために10時間以上を費やし、設計の一部を作り直す羽目になっただけの無駄な遠回りをいくつも経験したと見積もっている。