GoogleのXLS、ソフトウェアの書き方でハードウェアIPを生成

XLS: Accelerated HW Synthesis

GoogleのXLSは、高水準な機能記述から合成可能なVerilog/SystemVerilogを生成するHigh Level Synthesisツールチェーンだ。Apache 2ライセンスで公開され、Mooreの法則の終焉を見据えた「特化の時代」におけるSDKを目指す。DSLXで書いた設計はホストソフトウェアとしてネイティブ速度で動作しつつ、ハードウェアブロックも生成。ツールの正しさが両者の機能同一性を保証する。現在は実験段階で、後方互換性を考慮せず改善が続く。