EEBench: KI-Designs für Leiterplatten im Test – schon 61,6 % erreicht

Ich habe über 15 Jahre Erfahrung im PCB-Design. Hauptsächlich Hobby, aber auch einiges an professioneller Arbeit. Bürstenlose Motorencontroller im Kilowattbereich, grundlegendes HF-Zeug, viel Mikrocontroller-Zeug.

Ich habe fable ein LED-Ohrring-Design erstellen lassen. Wiederaufladbare Knopfzelle, RP2350-CPU, IMU, 45 adressierbare LEDs. Es machte zwei Fehler – es übersah die Durchkontaktierungen auf dem Footprint des Knopfzellenhalters und machte das mittlere Pad zu klein. Ich konnte JLC dazu bringen, den Durchsteck-Batteriehalter gegen einen oberflächenmontierten zu tauschen, und ich habe ein wenig Lötzinn auf das kleine mittlere Pad gegeben, damit es über die Maske hinausragt. Sie funktionieren großartig!

Ich war so beeindruckt, dass ich alte Leiterplattenentwürfe durchgehe. Einige halb fertig, einige abgeschlossen, aber eine nächste Revision benötigend, und ich bekomme so viel erledigt.

Zu sehen, wie es den Mainstream erreicht wie die OpenAI-Ankündigung, denke ich, dass große Dinge auf diese Welt zukommen und sie größtenteils nicht bereit dafür sind.

Meinerseits habe ich PCB-Design und -Layout immer geliebt, aber ich kann einfach nicht mit der Menge an Arbeit mithalten, die nötig ist, um das zu bauen, was ich will, also begrüße ich diese Veränderung.

Ich habe auch begonnen, fortgeschrittenere Algorithmen für die PCB-Manipulation zu erkunden. Ich habe eine ziemlich dichte Platine, die ein paar weitere kleine Chips benötigt. Ich habe jetzt einen Algorithmus, der Dinge einigermaßen herumschieben und rütteln kann, sodass man alle freien Mikrometer an Platz über einen Bereich der Platine nutzt und Öffnungen schafft, um noch ein wenig mehr hineinzuquetschen. Es ist ziemlich cool, die Visualisierungen zu sehen, während ich ihn Filme davon generieren lasse […]

Ein persönlicher Datenpunkt: Ich habe Claude Opus 4.8 eine ziemlich lehrbuchmäßige Schaltung entwerfen lassen, die ein monochromes Bild, das in einem EEPROM gebrannt ist, über standardmäßiges 640x480-VGA nur mit 74er-Logik und GALs ausgibt. Es entwarf die Schaltung und den GAL-Code, und ich machte das Routing und ließ es für 6 $ bei JLC herstellen. Als es zurückkam, gab es einen Fehler, der nicht entdeckt worden war und den ich mit einem Draht überbrücken konnte; ansonsten funktioniert es einwandfrei. Ich war ziemlich beeindruckt.

Ich habe eine Flex-PCB bekommen, die in den JLC- und PCBWay-DRC-Tools validiert, erstellt mit dem KiCAD-MCP-Server und Codex.

Ich habe noch nichts bestellt oder programmiert, aber es war genug, um mich mit einem PCB-Art-Projekt für ST-Gitarren-Pickguards weitermachen zu lassen – keine Netzliste, keine Probleme.

Ich spiele auch töricht mit NeXTBus-Entwicklungsboards für den Cube. Ist es verflucht? Wahrscheinlich. https://github.com/itomato/NeXTBus-Dev-Board

Die Ergebnisse für GPT-6 Astra und Gemini Flash 3.8 sind gerade eingetroffen!

GPT-6 beanspruchte den ersten Platz mit einer Punktzahl von 69,3.

Gemini 3.8 Flash auf einem sehr soliden 5. Platz mit 55,4.

Ich denke, die neuen Astra-Computer-Use-Demos zeigen, dass die Modelle in der Lage sein könnten, Dinge wie die Inspektion realer Objekte zu tun, wenn sie eine Kamera haben.

Ich bin super aufgeregt zu sehen, wie reales Feedback in die Agenten-Schleifen einbezogen wird, an die wir uns gewöhnt haben. Könnte man das Modell die Leiterplatten, die es prototypisiert, mit einer Vorrichtung drucken und testen lassen?

Ich habe eine Leiterplatte auf meinem Tisch, die in 1 Stunde entworfen und aus China bestellt wurde (Herstellung plus Versand dauerten 14 Tage), fable hat sie glaube ich entworfen oder sol, ich erinnere mich nicht mehr, aber es war in Claude Code. Ich sagte ihm, es solle verschiedene KiCad-Autoroute-Werkzeuge benchmarken, und ich wählte die Routen, die mir am besten gefielen, mit ein paar Änderungen. Es fühlt sich wie Magie an, in so kurzer Zeit von einer Idee zu einem physischen Objekt zu gelangen. Die Platine funktioniert; ich habe einige Fehler gemacht, die KI hatte auch einige Fehler gemacht, aber meistens Dinge, die ich mit etwas Löten beheben konnte; außerdem war ein Datenblatt eines Bauteils falsch, aber das hätte ich ohne KI nicht wissen können.

Aber ich habe wie andere angefangen: Ich würde manuell bauen, dann DRC laufen lassen, dann darüber schlafen und es erneut prüfen und ein LLM bitten, für mich gegenzuprüfen, dann bestellen. LLMs finden einige Dinge, aber wie bei Code neigen sie dazu, Dinge komplizierter zu machen, als sie sein müssen.

Interessant, dass auf ihrer aktuellen Bestenliste (https://eebench.org/) GPT-5.6 Sol knapp über GPT-5.4, aber unter GPT-5.5 liegt – der einzige Benchmark, der zeigt, dass 5.6 bei etwas schlechter als 5.5 ist?

Dass die Tabelle scheinbar absolute Zahlen für Punktzahl, Kosten/Aufgabe, Zeit/Aufgabe und Ausgabetoken enthält, lässt es so erscheinen, als hätten sie nur einen Lauf für jede Aufgaben-/Modellkombination gemacht, aber das kann doch nicht richtig sein, oder? Ich sehe keine Erwähnungen, wie oft sie jede Aufgabe ausführen. Wenn es also nur ein Lauf pro Aufgabe/Modell ist, ist das dann nicht eher verrauscht als nützlich?