RISC-V, 더 잘 알았어야 했다

RISC-V: They Should Have Known Better

Dmitry.GR의 비판적 분석은 RISC-V ISA가 저가 마이크로컨트롤러와 고성능 서버 코어라는 상반된 요구를 모두 충족할 수 없다고 주장합니다. 인터럽트 처리 오버헤드(44사이클 vs Cortex-M0의 27사이클), 압축 명령어의 제한된 오프셋 범위, 배열 접근을 위한 주소 지정 모드 부재, 그리고 Zba와 같은 확장이 수년 후에야 등장한 점을 지적합니다. 저자는 RISC-V가 결국 저가 임베디드 시장을 장악하겠지만, ISA 설계 때문이 아니라 오히려 그럼에도 불구하고 그렇게 될 것이라고 주장합니다.