AMD separa por primera vez sus núcleos Zen 6 y Zen 6c: uno apunta a la frecuencia, el otro a la caché
AMD's Zen 6 Family: Feeding the Beast
El análisis de los nuevos núcleos de AMD revela que Zen 6 y Zen 6c ya no son variantes casi idénticas. Zen 6c amplía el reorder buffer a 640 entradas y la caché L3 a 128 MB, mientras Zen 6 prioriza la frecuencia. En pruebas, el EPYC 9686F supera al 9950X3D2 en un 4% en enteros y un 11% en coma flotante a igualdad de reloj, y al EPYC 9996 le saca un 18% en SPEC CPU.
Con la familia Zen 6, eso ha cambiado.
- bmenrigh
Lo peor de los Zen4 y Zen5 de consumo (AM5) es el chiplet del die de E/S y el controlador de memoria que lleva encima. He oído que por fin van a lanzar un nuevo chiplet de E/S en Zen6 en un nodo mucho más pequeño. Su controlador de memoria actual para AM5 Zen4/5, cuando se usan ambos canales de memoria, es terrible. Extremadamente difícil o imposible pasar de 3600 MT/s.
De todas las cosas que espero con Zen6, un controlador de memoria mejorado está a la cabeza de la lista.
Edición: y sí, otros dirán que las escasas líneas PCIE 5.0 son lo peor de AM5, pero eso no afecta mucho a mi uso y, desgraciadamente, creo que es una limitación del propio AM5 más que del chiplet de E/S.
- joebonrichie
El paralelismo a nivel de instrucción en la predicción de saltos de 2-ahead es algo súper interesante; sé que Zen5 tenía esta característica, pero es una locura que la memoria sea tan lenta en relación con los núcleos que esta complejidad sea beneficiosa y valga la pena.
- Aardwolf
> AMD ha reducido el número de unidades de multiplicación entera de tres a dos, con el rendimiento de PDEP y PEXT también cayendo de tres instrucciones por ciclo a dos.
¿Están PDEP y PEXT usando los mismos (partes de) circuitos que la multiplicación (son operaciones muy diferentes...), o son simplemente dos recortes de circuitería independientes y la redacción es un poco ambigua?
- Remnant44
Lo que parece un montón de pequeñas mejoras equilibradas al núcleo en sí. Cuatro cargas vectoriales por ciclo a 256b o menos, me pregunto si el rendimiento de gather será por fin aceptable. Otro ejemplo de equilibrio: de hecho redujeron el número de multiplicadores enteros a dos. Me pregunto si fue para hacer espacio en el die para los pipes VNNI.
La verdadera estrella parecen ser los núcleos C. 32 núcleos C por chiplet con mayor caché L3 es impresionante.
- bee_rider
32 núcleos son muchos núcleos en un CCD. ¿Hay alguna unidad lógica más pequeña entre un CCD y un núcleo, o se espera que gestiones 32 núcleos en tu nivel NUMA más bajo?
- lp92
Parece que ya están empezando a optimizar la arquitectura de los núcleos C. Me pregunto cuánto tiempo pasará antes de que se convierta en su propia línea y marca.
- sylware
Cuando observas toda esta predicción, es tan importante que un 'core/smt' 'aprenda' cierto comportamiento del código, por lo que la afinidad de hilos de CPU/SMT es más que primordial para las aplicaciones que están exigiendo un poco a nuestras CPUs.
- spwa4
Una cosa que me pregunto es que estas CPUs son simplemente mucho más rápidas que sus controladores de memoria. Entonces, ¿por qué no añadir más? ¿Por qué no tienen un controlador de memoria por núcleo, por ejemplo?