Un estudiante construye desde cero una CPU RISC-V fuera de orden en Bluespec
Building an Order RISC-V CPU from scratch
Specula es un procesador RISC-V RV32I de 32 bits, single-issue, fuera de orden y especulativo, escrito íntegramente en Bluespec SystemVerilog. Incluye renombrado de registros, un reorder buffer de 32 entradas, predictor de saltos gshare, memoria virtual Sv32 y soporte para arrancar xv6. El autor narra cómo pasó de la ambición inicial a un diseño funcional, sintetizado en una FPGA Artix-7, y explica los mecanismos que hacen posible la ejecución fuera de orden.
La forma en que aprendo es leer sobre algo e intentar replicarlo para ver qué se rompe por el camino, porque ese momento enseña mucho más que cualquier clase teórica a la que uno pueda asistir.