Un estudiante construye un driver VGA en SystemVerilog desde cero
Making a VGA Driver in SystemVerilog
Relato de primera mano de un laboratorio de Diseño Lógico Digital: cómo pasar de la teoría de los CRT y las señales HSync y VSync a un driver VGA funcional en una FPGA DE10-lite. El autor detalla los contadores de temporización, el divisor de reloj de 50 a 25 MHz, la paleta de colores con solo 10 interruptores y la carga de imágenes desde la ROM, incluida la composición alfa de Asterix para crédito extra.
En este punto del laboratorio calculo que había pasado más de 10 horas intentando que los tiempos fueran correctos y persiguiendo un par de pistas falsas que solo demostraron que tenía que rehacer partes de mi diseño.