El Salón de la Vergüenza del Ensamblador: 198 mil millones de ciclos para una sola instrucción
Assembly Hall of Shame
El proyecto 'Assembly Hall of Shame' explora el extremo opuesto de la optimización: encontrar la instrucción más lenta posible en una CPU. En x86, el récord lo ostenta 'fxrstor64', que tarda 62 segundos en completarse al cargar 512 bytes desde una región MMIO de alta latencia en el bus PCIe, mientras otros núcleos saturan el sistema con lecturas. La tabla de clasificación incluye desde 'nop' (1 ciclo) hasta técnicas que explotan registros MMIO desconocidos de GPU, con tiempos que van desde nanosegundos hasta segundos.
La instrucción 'fxrstor64' tardó 198,002,498,236 ciclos, es decir, 62 segundos, al cargar 512 bytes de estado FPU/MMX/XMM desde una región MMIO de alta latencia en el bus PCIe, mientras otros núcleos saturaban el sistema con lecturas.