TSMC A14 工艺：2028 年量产，性能再跃升
TSMC revealing details about next gen A14 node
TSMC 在 IEEE IEDM 2026 上正式披露了下一代 A14 CMOS NanoFlexTM Pro 平台技术的细节。该工艺采用第二代 Nano-sheet 架构，实现了全球最小的 SRAM 单元尺寸，小于 0.017 平方微米。相比前代 N2 技术，A14 带来了完整的节点 PPA 提升：速度提高 10% 到 15%，功耗降低 25% 到 30%，芯片密度增加约 20%。此外，TSMC 还开发了支持 4.5 微米 SoIC 键合间距的创新 RDL 工艺及高性能 MiM 工艺，加速系统级集成。凭借稳健的良率和器件进展，A14 技术已按计划推进，预计将于 2028 年进入大规模量产阶段，为 HPC、AI 及移动 SoC 应用提供更强动力。
A14 技术凭借稳健的良率和器件进展，已按计划推进，预计将于 2028 年进入大规模量产阶段。
HN 评论区
47- aurareturn
芯片密度提升正在放缓。自 N10 节点以来，密度缩放比例一直在 60-80% 之间。N3 到 N2 仅提升了 20%。而现在 N2 到 A14 也只有 20%。
- moeadham
真不敢相信我们已经开始用埃（Angstroms）来讨论工艺节点了。
- JumpCrisscross
TSMC: https://www.tsmc.com/english/dedicatedFoundry/technology/log...
不太清楚这个来源是什么，但看起来有点可疑。
- ginko
拜托，都 21 世纪了，UTF-8 无处不在。直接叫它“Å14”工艺节点不就行了。
- faceloss
似乎没人注意到，尽管先进制造、机器人技术、材料工程、半导体工程以及众多其他领域都提出了极高的要求，TSMC 依然守住了自己的时间表。
我觉得这简直是个奇迹。