대학생이 직접 만든 비순차 실행 RISC-V CPU, Specula

Building an Order RISC-V CPU from scratch

공학도가 지루한 수업 대신 선택한 프로젝트는 Bluespec SystemVerilog로 구현한 32비트 단일 이슈 비순차 실행 RISC-V 프로세서 Specula다. 레지스터 리네이밍, 리오더 버퍼, 예약 스테이션, gshare 분기 예측기를 갖추고 xv6 부팅을 목표로 특권 모드, CSR, Sv32 가상 메모리, UART, PLIC, VirtIO 블록 장치까지 확장했다. Artix-7 FPGA 합성까지 마쳤다.