RISC-V: Sie hätten es besser wissen müssen

RISC-V: They Should Have Known Better

Dmitry GR zerlegt RISC-V in seiner Kritik: Die ISA sei weder für winzige Mikrocontroller noch für Hochleistungs-Server optimal. Er zeigt, dass die Interrupt-Latenz schlechter ist als beim Cortex-M0, die komprimierten Befehle lächerlich eingeschränkt sind und Array-Zugriffe unnötig viele Instruktionen benötigen. Zudem kritisiert er die Fragmentierung durch Erweiterungen wie Zcb und Zba. Sein Fazit: RISC-V wird sich in einfachen Embedded-Systemen durchsetzen, aber nicht wegen, sondern trotz seines Designs.